LVDS接口定義 LVDS接口又稱(chēng)RS-644總線(xiàn)接口，是20世紀90年代才出現的一種數據傳輸和接口技術(shù)。LVDS即低電壓差分信號，這種技術(shù)的核心是采用極低的電壓擺幅高速差動(dòng)傳輸數據，可以實(shí)現點(diǎn)對點(diǎn)或一點(diǎn)對多點(diǎn)的連接，具有低功耗、低誤碼率、低串擾和低輻射等特點(diǎn)，其傳輸介質(zhì)可以是銅質(zhì)的PCB連線(xiàn)，也可以是平衡電纜。LVDS在對信號完整性、低抖動(dòng)及共模特性要求較高的系統中得到了越來(lái)越廣泛的應用。目前，流行的LVDS技術(shù)規范有兩個(gè)標準：一個(gè)是TIA/EIA（電訊工業(yè)聯(lián)盟/電子工業(yè)聯(lián)盟）的ANSI/TIA/EIA－644標準，另一個(gè)是IEEE 1596.3標準。 20PIN單6定義： 1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16空 17空 18空 19 空 20空每組信號線(xiàn)之間電阻為（數字表120歐左右） 20PIN雙6定義： 1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3- 18：RO3+ 19：CLK1- 20：CLK1+ 每組信號線(xiàn)之間電阻為（數字表120歐左右） 20PIN單8定義： 1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：R3- 17：R3+ 每組信號線(xiàn)之間電阻為（數字表120歐左右） 30PIN單6定義： 1：空2：電源3：電源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：空- 21：空 22：空 23：空 24：空 25：空 26：空 27：空 28空 29空 30空每組信號線(xiàn)之間電阻為（數字表120歐左右） 30PIN單8定義： 1：空2：電源3：電源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：R3- 21：R3+ 22：地 23：空 24：空 25：空 26：空 27：空 28空 29空 30空每組信號線(xiàn)之間電阻為（數字表120歐左右） 30PIN雙6定義： 1：電源2：電源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：地 17：RS0- 18：RS0+ 19：地 20：RS1- 21：RS1+ 22：地 23：RS2- 24：RS2+ 25：地 26：CLK2- 27：CLK2+ 每組信號線(xiàn)之間電阻為（數字表120歐左右） 30PIN雙8定義： 1：電源2：電源3：電源 4：空 5：空 6：空 7：地 8：R0- 9：R0+ 10：R1- 11：R1+ 12：R2- 13：R2+ 14：地 15：CLK- 16：CLK+ 17：地 18：R3- 19：R3+ 20：RB0-21：RB0+ 22：RB1- 23：RB1+ 24：地 25：RB2- 26：RB2+ 27：CLK2- 28：CLK2+ 29：RB3- 30：RB3+ 每組信號線(xiàn)之間電阻為（數字表120歐左右）一般14PIN、20PIN、30PIN為L(cháng)VDS接口。